试题详情
- 简答题试说明CMOS逻辑电路输入端不能悬空？
- CMOS逻辑电路的输入端不允许悬空，因为输入阻抗高，易受外界噪声干扰，悬空会使电位不定，破坏正常的逻辑关系，使电路产生误动作，也容易造成栅极感应静电而击穿器件。
关注下方微信公众号，在线模考后查看
热门试题
- 请用线译码器译码器和少量门器件实现逻辑函
- 在信号属性函数中，s’ACTIVE表示：
- 欲使JK触发器按Qn+1=0工作，可使J
- 分析下图所示同步计数电路，作出状态转移表
- 欲使JK触发器按Qn+1
- 简述硬件描述语言的涵义及特点。
- 下述宏模块哪个不包括在MAXpluseI
- 试写出一位全加器的VHDL程序，其结构体
- 模为2的正整数次幂的二进制递增计数器，若
- CMOS的最基本的逻辑单元是由（）和（）
- 将一个包含有32768个基本单元的存储电
- 标准或-与式是由（）构成的逻辑表达式。
- （1001010110.01001001
- 格雷码属于有权码。
- 在CP作用下，欲使D触发器具有的功能，其
- 设计一个检测电路，检测4位二进制码中1的
- 时序逻辑电路的功能可用四种方法来表示：分
- 4位倒T型电阻网络DAC的电阻网络的电阻
- 如果已知X+Y和X+Z的逻辑值相同，那么
- 时序电路的输出变化不仅输入（）有关，而且