试题详情
- 简答题简述时序仿真的作用及目的。
- 这是一种针对时间顺序的仿真，即是在考虑了具体器件的各种延时的情况下对设计项目进行的仿真验证方法。时序仿真不仅测试设计项目的逻辑功能，还测试目标器件在最不利的情况下设计项目的时间顺序关系。
关注下方微信公众号，在线模考后查看
热门试题
- PLD是指（）逻辑器件。
- 时序逻辑电路一般由（）和（）两步分组成的
- 环形计数器如果不作自启动修改，则总有孤立
- 停电重新上电后，EEPROM存储器内容会
- 为什么说逻辑等式都可以用真值表证明？
- 说明实体的端口方向说明中，OUT和BUF
- 动态存储单元为不丢失信息，必须（）
- 用卡诺图化简下面函数求出它的最简与或表达
- 在下列逻辑部件中，不属于组合逻辑部件的是
- 为什么要进行组合逻辑电路的分析？
- 八进制数（17）8
- VHDL中存在两种延时类型：（）延时和（
- 时序电路只是在（）信号的边沿（上升沿或下
- 试用3线-8线译码器74HC138和门电
- 设计一个全减器电路，要求写出真值表、表达
- CPLD/FPGA的几大供应厂商是哪几个
- 单稳态触发器受到外触发时进入（）态。
- 可重复进行编程的可编程器件有（）
- 消除组合逻辑电路中险象的常用方法有增加惯
- 用VHDL设计一个代码转换逻辑电路。把7