试题详情
- 简答题用VHDL设计一个代码转换逻辑电路。把7位的ASCII码转换成7段字符显示代码。能显示数字0~9,字母A,b,C,d,E,F,H,L,o,P,U,等。
关注下方微信公众号,在线模考后查看
热门试题
- 某4变量卡诺图中有9个“0”方格7个“1
- 一个16选1的数据选择器,其地址输入(选
- 简述触发器的基本性质。
- 设计多输出组合逻辑电路,只有充分考虑()
- 若两个函数具有不同的逻辑函数式,则两个逻
- 将(11110101.011)
- 简述ASIC的涵义。
- 设计1110序列检测器的状态转换图,并求
- 用2片容量为16K*8的RAM构成容量为
- 计数器的模是指对输入的计数脉冲的个数。
- PLA是将ROM中的地址译码器改为()发
- 如下图所示,是用COMS边沿触发器和或非
- 为什么TTL集成逻辑电路的输入端悬空相当
- 下列关于异或运算的式子中,不正确的是()
- 组合逻辑在结构上有何特点?
- 要使异或门输出为0,必须令两个输入()
- 一个组合逻辑电路有两个控制信号C
- TTL与非门的多余输入端可以接高电平V<
- 试用74LS160同步置数和异步清零功能
- PROM的与陈列(地址译码器)是()。