试题详情
- 简答题PLA是将ROM中的地址译码器改为（）发生器的一种可编程逻辑器件，其与或阵列均可编程。
- 乘积项
关注下方微信公众号，在线模考后查看
热门试题
- 在VHDL中PROCESS的启动是由PR
- 化简完全确定（）引用了状态（）的概念。
- 下图是一个受M控制的4位二进制码和格雷码
- 简述指定设计项目工程文件名称的目的及作用
- 基本RS触发器没有时钟。
- 简述RAM有几种不同的类型。
- 八路数据分配器，其地址输入（选择控制）端
- 按下图所示波形，设计一满足该波形要求的同
- 组合逻辑电路的结构特点，表现为（）
- 分析如图所示逻辑电路。假定电路初始状态为
- 最小项，顾名思义就是指的乘积项中变量个数
- 同步时序电路的一个重要组成部分是存储元件
- 设计一个代码转换电路，将1位十进制数的余
- 共阴接法发光二极管数码显示器需选用有效输
- 若在编码器中有50个编码对象，则要求输出
- 试画出实现如下功能的CMOS电路图。
- 将一个时间上连续变化的模拟量转换为时间上
- 移位寄存器T1194工作在并行数据输入方
- 某产品有A、B、C、D四项指标。其中规定
- 对于T触发器，若原态Qn=1，欲使新态Q