试题详情
- 简答题时序逻辑电路一般由（）和（）两步分组成的。
- 组合逻辑；存储电路
关注下方微信公众号，在线模考后查看
热门试题
- 或门多余端应接地。
- 简述8位模型计算机基本结构与原理。
- 停电重新上电后，EEPROM存储器内容会
- 就编程原理而言，FPGA与PAL和GAL
- ROM电路由地址译码器和存储体构成，若译
- 以下电路中常用于总线应用的有（）
- 由四位移位寄存器构成的顺序脉冲发生器可产
- 十进制数（9）10
- 同步时序电路没有统一的时钟脉冲控制。
- 一个十进制计数器至少需要（）个触发器。
- 时序逻辑电路的输出不仅和（）有关，而且和
- 逻辑函数=（）
- 一个基本RS触发器在正常工作时，它的约束
- 构成一个5进制计数器需要5个触发器。
- 若用JK触发器来实现特性方程为则JK端的
- 普通的逻辑门电路的输出端不可以并联在一起
- 存储器字数的扩展可以利用外加译码器控制数
- 采用JK触发器组成电路，得到如图所示的输
- 数字系统中，采用（）可以将减法运算转化为
- 十进制数（9）10