试题详情
- 简答题用FPLA实现多输出函数，画出阵列图。
关注下方微信公众号，在线模考后查看
热门试题
- 一个T触发器，在T=1时，来一个时钟脉冲
- 以下PLD中，与、或阵列均可编程的是（）
- 实现译码功能的组合逻辑电路称为（），每输
- 电平异步时序逻辑电路不允许两个或两个以上
- 欲使JK触发器按Qn+1
- 给出逻辑图的逻辑函数表达式，并列出真值表
- 在同步时序电路的设计中，若最简状态表中的
- 同步时序电路设计中，状态编码采用相邻编码
- 同步时序逻辑电路中的无效状态是由于状态表
- 由传输门组成的电路如下图所示，试列出其真
- 试分析图所示时序逻辑电路的逻辑功能，列出
- 把下列不同进制数写成按权展开形式。 （1
- 八路数据分配器，其地址输入端有（）个。
- 二进制数1101.1011转换为八进制为
- 比较PAL、GAL、CPLD及FPGA可
- 数字逻辑电路具有哪些主要特点？
- 用2K×8的SRAM芯片，构成4K×32
- 共阴接法LED数码显示器需选用有效输出为
- 欲使JK触发器按Qn+1
- 两输入端四与非门器件74LS00与740