试题详情
- 单项选择题 在CP作用下，欲使D触发器具有Qn+1=
的功能，其D端应接（） A、1
B、0
C、Qn
D、
- D
关注下方微信公众号，在线模考后查看
热门试题
- 试写出如图所示的时序电路的驱动方程
- 组合逻辑电路通常由（）构成。
- 欲将容量为256×1的RAM扩展为102
- Mealy型时序逻辑电路的输出是（）的函
- 同步时序电路具有统一的时钟CP控制。
- 由传输门组成的电路如下图所示，试列出其真
- PLA是将ROM中的地址译码器改为（）发
- 分析数字电路的主要工具是（），数字电路又
- 十进制数（0.7875）10<
- 简述FPGA的基本结构。
- 写出T触发器的特征方程（）
- 49.F（A，B，C，D）=1，其最小项
- 标准或-与式是由（）构成的逻辑表达式。
- 普通的逻辑门电路的输出端不可以并联在一起
- 试用74LS290异步置数功能构成一个八
- (39.75 )10
- MAXpluseII的运算电路宏模块中包
- 欲使JK触发器按Qn+1
- 某产品有A、B、C、D四项指标。其中规定
- 分析如图所示逻辑电路，说明该电路功能。