试题详情
- 简答题简述时序逻辑电路与组合逻辑电路的主要区别。
- 组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关,则称为组合逻辑电路。组合电路具有如下特征:
①由逻辑门电路组成,不包含任何记忆元件;
②信号是单向传输的,不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关,还与电路过去的输入信号有关,则称为时序逻辑电路。时序逻辑电路具有如下特征:
①电路由组合电路和存储电路组成,具有对过去输入进行记忆的功能;
②电路中包含反馈回路,通过反馈使电路功能与“时序”相关;
③电路的输出由电路当时的输入和状态(过去的输入)共同决定。 关注下方微信公众号,在线模考后查看
热门试题
- 电路如下图所示,经CP脉冲作用后,欲使Q
- 同步时序逻辑电路中,所有触发器状态的变化
- 和逻辑式相等的式子是()
- 试用逻辑门设计一个带控制端的半加/半减器
- 在()输入情况下,“与非”运算的结果是逻
- 分析如图所示电路的逻辑功能,并写输出逻辑
- 存储12位二进制信息需要()个触发器。
- 添加项公式的对偶式为()
- 若在编码器中有50个编码对象,则要求输出
- 若两个函数具有不同的逻辑函数式,则两个逻
- 如果已知X+Y和X+Z的逻辑值相同,且X
- 组合逻辑电路的结构特点,表现为()
- 输入变量中无反变量时,用与非门实现下列逻
- 要构成容量为4K*8的RAM,需要()片
- 用反馈移位寄存器产生11101000序列
- FLEX10K器件结构一般由()阵列块、
- 在VHDL中PROCESS的启动是由PR
- CMOS电路的动态功耗正比于()、()
- 用一片3入8出译码器和必要的逻辑门实现下
- 设计一个全减器电路,要求写出真值表、表达