试题详情
- 简答题试用逻辑门设计一个带控制端的半加/半减器,控制端X=1时为半加器,X=0时为半减器。
- 根据所给问题列出真值表。A、B为加/减的两个数。做加法运算时,S为半加/半减的和/首先差的输出,CO为进位输出。做减法运算时,S为差的输出,CO为借位输出。
半加器的功能是S=A+B。半减器的功能是S=A-B。
关注下方微信公众号,在线模考后查看
热门试题
- 在VHDL中,PRCESS语句是()执行
- 对于JK触发器,若J=K,则可完成()触
- 最大等效类是指含状态数目最多的等效类。
- 下列信号中,()是数字信号。
- PROM的与陈列(地址译码器)是()。
- 十进制数1997的十六进制数是()
- 将一个包含有32768个基本单元的存储电
- 我们一般将竞争分为()两种。
- 写出图中Z1、Z<
- 四选一数据选择器的数据输出Y与数据输入X
- 十进制数121的八位反码是()
- 数据选择器可以作为函数发生器使用,八选一
- 十进制数7.125对应的二进制数是()
- 或非门构成的基本RS触发器,输入端SR的
- 要使JK触发器在时钟作用下的次态与现态相
- 一个组合逻辑电路有两个控制信号C
- 以下哪一条不是消除竟争冒险的措施()
- 设触发器初始状态为1状态,试画出输出端Q
- 将基本RS触发器的S和Q、R和Q端相连成
- EPROM是()可编程只读存储器,EEP