试题详情
- 简答题试用4位数据比较器CC14585设计一个判别电路。若输入的数据代码D3D2D1D0>1001时，判别电路输出为1，否则输出为0。
- 从CC14585的一个端口输入数据D3D2D1D0，另一个端口输入1001。CC14585的扩展输入端IA>B和IA=B必须接高电平，IA
关注下方微信公众号，在线模考后查看
热门试题
- 共阴极LED数码管要用“0”电平驱动；共
- 分析如图所示电路的逻辑功能。
- 三态门的输出端有三种可能出现的状态（）、
- 一个逻辑函数的全部最小项之积恒等于1。
- 要构成容量为4K×8的RAM，需要（）片
- 比较PAL、GAL、CPLD及FPGA可
- 将（11110101.011）
- 下述哪个模块不属于FLEX10K器件（）
- 二进制译码器和二-十进制译码器，对应于一
- PLD器件的基本结构组成有（）
- 当逻辑函数有n个变量时，共有（）个变量取
- 述程序是一个3-8译码器的VHDL语言程
- 写出CASE语句的编程格式，并简述其工作
- 当传送十进制数5时，在8421奇校验码的
- MAX7000A器件结构一般由（）阵列块
- 时序逻辑电路按照其状态的改变方式不同，分
- 最简逻辑电路的标准是（）、（）、（）
- 设计一个6进制的同步计数器，需要（）个触
- 简述FPGA的基本结构。
- 某移位寄存器的时钟脉冲频率为100KHZ