试题详情
- 简答题 分析下图所示的组合逻辑电路 1.画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）； 2.判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。
-
1.图中红线
2.存在冒险
。
关注下方微信公众号，在线模考后查看
热门试题
- 若用JK触发器来实现特性方程为则JK端的
- 说明下述Registered
- 锁存器或触发器在电路上具有两个稳定的物理
- 寻址容量为16K×8的RAM需要（）根地
- 指出下列电路中能够把串行数据变成并行数据
- 下列门电路中，功耗最小的是（）
- A+BC=（）
- 十进制数（9）10
- 试将2048×2位的RAM扩展为2048
- Moore和（）型时序电路的本质区别是输
- 用0011表示十进制数2，则此码为（）。
- 某电视机水平-垂直扫描发生器需要一个分频
- 随机存取存储器具有（）功能。
- 简述大规模数字逻辑电路设计中的自下而上设
- 用VHDL设计一个四位超前进位加法器。
- VHDL中存在两种延时类型：（）延时和（
- 用一个二进制代码表示特定含义的信息称为（
- 图所示是一个由两台水泵向水池供水的系统。
- 下列表达式中不存在竞争冒险的有（）。
- 构造一个同步模8计数器需要（）个触发器。