试题详情
- 单项选择题 JK触发器在CP脉冲作用下，欲使Qn+1=Q，则输入信号必定不为（）。
A、A
B、B
C、C
D、D
- A
关注下方微信公众号，在线模考后查看
热门试题
- 时序逻辑电路的特点是，任意时刻的输出不仅
- 74LS160十进制计数器它含有的触发器
- MAXplusII软件编译器的工作对象是
- 指出如图所示TTL门电路输出与输入之间的
- 用卡诺图化简逻辑函数：（用代数法）。
- 要使TTL与非门工作在转折区，可使输入端
- 下列电路中，不属于组合逻辑电路的是（）
- 逻辑函数式、真值表和逻辑图三者之间有什么
- 门电路的输入、输出高电平赋值为（），低电
- 如下图所示，边沿JK触发器电路中，在一系
- 用一片3入8出译码器和必要的逻辑门实现下
- 目前市场份额最大的两大CPLD/FPGA
- 在VHDL中时间是一个物理量数据。完整的
- 在一个CLK脉冲作用下，引起触发器两次或
- 当8421奇校验码在传送十进制数（8）<
- FLEX10K器件中的FastTrack
- 将下列二进制数转换成十进制数： （1）（
- 基本的逻辑关系有（）三种。
- 译码器的逻辑功能是将某一时刻的（）输入信
- 分析下图所示逻辑电路，其中S3