试题详情
- 单项选择题下述哪个模块不属于MAX7000A器件（）
A、逻辑阵列快
B、宏单元
C、快速通道互连
D、I/O控制块
- C
关注下方微信公众号，在线模考后查看
热门试题
- 要使时控触发D触发器直接置1，则可以采用
- ISP技术的特点是（）。
- 实现同一功能的Mealy型同步时序电路比
- 出现下列五种逻辑门中哪几种的输出可以并联
- 分析下图时序电路的逻辑功能，写出电路的驱
- 用VHDL设计一个模为12的加法计数器，
- 同步时序电路没有统一的时钟脉冲控制。
- 触发器有（）个稳定状态，它可以记录（）位
- 逻辑代数中，若A·B=A+B，则有A=B
- 为了把时序电路的逻辑功能直观、形象地显示
- 化简多输出函数的关键是（）
- 同一逻辑电路用正逻辑描述出的逻辑功能和用
- 向8位集成DAC0832输入二进制数据“
- 简述粗粒度FPGA和细粒度FPGA各自的
- 异步时序电路没有统一的时钟脉冲控制。
- MAXpluseII软件的结构由设计（）
- 数字信号的特点是在（）上和（）上都是离散
- 试分析下图所示电路的逻辑功能
- 试用VHDL设计一个半加器，要求采用布尔
- 对于JK触发器，若J=K，则可完成（）触