试题详情
- 简答题在数字逻辑电路设计中常见的时钟信号为()、()、()、()。
- 全局时钟;门控时钟;多级逻辑时钟;行波时钟
关注下方微信公众号,在线模考后查看
热门试题
- 如图所示的TTL电路中,哪些能实现
- 如下图所示,主从JK触发器电路中,CP和
- 与普通代数相比逻辑代数有何特点?
- 逻辑代数中有三条基本的规则,分别是:()
- 下列逻辑门中,()不属于通用逻辑门。
- 多谐振荡器是一种自激脉冲振荡电路,通常用
- 简述硬件描述语言的涵义及特点。
- 高电平噪声容限定义为:(),低电平噪声容
- 在VHDL中有几种数据对象?分别是什么?
- LED数码显示器的内部接法有两种形式:共
- Moore和()型时序电路的本质区别是输
- 代数化简法是运用()对逻辑函数表达式进行
- 将下列8421BCD码、5211BCD码
- A/D转换过程中,必然会出现量化误差。
- 全加器是一种实现()功能的逻辑电路。
- 分析图示逻辑电路,求出F的逻辑函数表达式
- 两输入与非门输出为0时,输入应满足()
- 设计一个电路实现下表所示的逻辑功能,选用
- FPGA与CPLD都是大规模可编程逻辑器
- MAXpluseII的运算电路宏模块中包