试题详情
- 简答题请设计一组合电路，其输入端为A，B，C，输出端为D，要求其功能为：当A=1时，D=B；当A=0时，D=C。 设计内容包括：①列出真值表； ②写出D的最简与或表达式；③用最少的与或非门画出逻辑图。④用最少的与非门画出逻辑图。
关注下方微信公众号，在线模考后查看
热门试题
- 试用4选1数据选择器产生逻辑函数：Y=A
- 在同一逻辑问题中，下标相同的最小项和最大
- 寻址容量为16K×8的RAM需要（）根地
- 布尔代数中有三种最基本运算：（）、（）和
- 欲使JK触发器按Qn+1
- 补码只有（）种零的表示形式。
- CPLD/FPGA的几大供应厂商是哪几个
- 用VHDL设计一个模为12的加法计数器，
- （10111.01）2 =（）10 =
- 具有“置0”“置1“保持”和“计数翻转”
- 说明下述进程所描述的复位方式是什么复位方
- 实现译码功能的组合逻辑电路称为（），每输
- D触发器的特征方程Qn+1
- 欲将容量为256*1的RAM扩展为102
- 今有A、B、C三人可以进入某秘密档案室
- 由与非门组成的基本RS触发器，不允许输入
- 74LS160十进制计数器它含有的触发器
- 试用3线-8线译码器74HC138和逻辑
- 画出逻辑函数L（A，B，C）=（A+B）
- 如下图所示，主从JK触发器电路中，CP和