试题详情
- 简答题下图是一个2选1电路图，试根据该图编写VHDL语言程序。
- 编程结果如下：
关注下方微信公众号，在线模考后查看
热门试题
- 在VHDL中有几种数据对象？分别是什么？
- n个变量的所有最大项的（）恒等于0。
- 将下列逻辑函数表示成“最小项之和”形式及
- （39.75）10
- 三态门的输出端有三种可能出现的状态（）、
- JK触发器在CP脉冲作用下，欲使Q
- 逻辑函数的三种表示方法如何相互转换？
- 可编程逻辑器件的主要分类依据是什么？
- 用n个触发器构成计数器，可得到最大计数摸
- 下面与八进制数（47.3）8<
- 数字逻辑电路可分为（）和（）两大类。
- 电平异步时序逻辑电路不允许两个或两个以上
- 用代数法求的最简与或式。
- 触发器的逻辑功能可用（）、（）、（）和时
- 异步时序电路没有统一的时钟脉冲控制。
- 实现两个4位二进制数相乘的组合电路，其输
- J-K触发器在CP时钟脉冲作用下，要使得
- 下述宏模块哪个不包括在MAXpluseI
- 同步时序电路具有统一的时钟CLK控制。
- 在（）输入情况下，“与非”运算的结果是逻