试题详情
- 简答题设计一个电路实现下图时序图所示的逻辑功能。 要求： （1）写出函数表达式， （2）用4选1数据选择器实现电路。
(1)
(2)
关注下方微信公众号，在线模考后查看
热门试题
- 已知双4选1数据选择器74LS153的逻
- 以下电路中可以实现“线与”功能的有（）
- 电平异步时序逻辑电路中各反馈回路之间的竞
- 设DAC的输出电压为0~2.5V，试求1
- 寄存器按照功能不同可分为两类：（）寄存器
- 或门多余端应接地。
- 采样定理的规定，是为了能不失真地恢复原模
- 对于多输出组合逻辑电路，仅将各单个输出函
- 余3码10001000对应2421码为（
- 实际中，常以字数和位数的乘积表示存储容量
- 简述VHDL中惯性延时及传输延时的作用.
- 欲使JK触发器按Qn+1
- 写出逻辑函数的反函数。
- 用或非门组成的基本RS触发器的所谓“状态
- =（）
- 分析图所示的组合逻辑电路，说明电路功能，
- 利用TTL与非门实现输出线与应采用（）门
- 若用8位字长来表示，（-62）D的原码是
- 各种门电路之间相接口时，逻辑电平要满足：
- 已知逻辑函数F（A，B，C，D）=AB’