试题详情
- 简答题七段译码器的输入是（）码。
- 4位BCD
关注下方微信公众号，在线模考后查看
热门试题
- 电路如图所示，已知输入端RD<
- 分析下图所示同步时序逻辑电路，作出状态转
- 我们一般将竞争分为（）两种。
- 半导体存储器（）的内容在掉电后会丢失。
- （）个变量的卡诺图是一种由2的n次方个方
- EPLD是指（）可编程逻辑器件。
- 若某ADC取量化单位△=1/8V
- 对于JK触发器，若J=K，则可完成（）触
- （48）10=（）
- 设计一个满足日常生活所需功能的出租车计费
- 对于两输入的或非门而言，只有当为（）时输
- 同步时序电路由组合电路和存储器两部分组成
- 添加项公式的对偶式为（）
- 若干个具有三态输出的电路输出端接到一点工
- 将公共数据线上的数据根据需要送到不同的通
- D/A转换器的位数越多，能够分辨的最小输
- 组合逻辑电路设计：设ABC为某保密锁的三
- TTL逻辑门电路可以直连74HCT系列的
- 74LS147是二-十进制优先级编码器，
- 对于T触发器，若原态Qn