试题详情
- 判断题在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- digital_ _8标识符合法吗？
- VHDL可以采用层次化的设计，一个高层的
- 信号的代入通常用（），变量用（）。
- 进程语句是设计人员描述结构体时使用最为频
- 定义一个变量a，数据类型为4位位向量（）
- 简述VHDL语言与计算机语言的差别。
- 下面是三人表决器的VHDL描述，分析其实
- （）状态机输出只依赖于器件的当前状态，与
- 赋值语句是（并行/串行）（）执行的，if
- 试举出两种可编程逻辑器件（）、FPGA。
- 语句type wr is（wr0，wr1
- 用IF语句编写一个四选一电路，要求输入d
- VHDL语言与计算机C语言的没有差别。
- 简述CPLD与FPGA的异同。
- 传统的系统硬件设计方法是采用自上而下（t
- 并置运算符&的功能是（）。
- 进程设计要点是什么?
- 编写一个数值比较器VHDL程序的进程（不
- VHDL程序的基本结构至少应包括实体、（
- 简述moore状态机和mealy状态机的