试题详情
- 简答题简述如何利用计数器精确控制时序。
-
只要知道晶振频率f，即可知道周期T＝1/f；
使用一个计数器，可以通过计数值n，精确知道当计数值为n时消耗的时间t＝nT；
上例中以n为控制条件，可以控制其它信号在某时刻变高，某时刻变低，从而产生精确时序；
关注下方微信公众号，在线模考后查看
热门试题
- 简述实体端口的模式。
- 8digital标识符合法吗？
- 根据下表填写完成一个3-8线译码器的VH
- 请简述自上至下硬件电路设计方法的基本过程
- VHDL程序的基本结构至少应包括实体、（
- IF语句根据指定的条件来确定语句执行顺序
- 进程必须位于（）内部，变量必须定义于（）
- 图中给出了4位逐位进位全加器，请完成其V
- 根据已给出的二-十（BCD）进制优先权编
- 完成下图所示的触发器。
- VHDL语言的变量和信号有什么区别？
- 简述CPLD与FPGA的异同。
- 请分别列举一个常用的库和程序包（）、us
- VHDL语言与计算机C语言的没有差别。
- Moore状态机输出只是状态机当前状态的
- 简述如何利用计数器精确控制时序。
- /=是（）操作符，功能是在条件判断是判断
- 整型对象的范围约束通常用（）关键词，位矢
- <=是小于等于关系运算符，又是（）操作符
- 早期的可编程逻辑器件包括（）。