试题详情
- 简答题VHDL语言的变量和信号有什么区别?
-
1,信号赋值是有一定延迟的,而变量赋值是没有延迟的,
2,对于进程语句来说,进程只对信号敏感,而不对变量敏感
3,信号在莫一时刻除了具有当前值外,还有一定的历史信息,而变量在某一时刻只包含一个值,
4,信号可以是多进程的的全局信号,而变量只在定义它的过程,函数,和进程中可见,
5,信号时硬件中连线的抽象描述,其功能是保存变化的数据值和连接子元件,信号在元件的端口连接元件,变量在硬件中没有类似的对应关系,主要应用于高层次的建模中。 关注下方微信公众号,在线模考后查看
热门试题
- ()语句各条件间具有不同的优先级。
- 简述实体端口的模式。
- 任何时序电路都以()为驱动信号,时序电路
- 编写一个2输入与门的VHDL程序,请写出
- 简述如何利用计数器精确控制时序。
- Moore状态机输出只是状态机当前状态的
- 指出下面的实体描述中存在的四处语法错误并
- 12_bit标识符合法吗?
- VHDL可以采用层次化的设计,一个高层的
- VHDL语言的变量和信号有什么区别?
- VHDL语言中std_logic类型取值
- 设D0为’1’,D1为’0’,D2为’1
- VHDL程序的基本结构至少应包括实体、(
- 一个信号处于高阻(三态)时的值在VHDL
- 基于乘积项技术构造的可编程逻辑器件叫做(
- IF语句根据指定的条件来确定语句执行顺序
- ()状态机输出只依赖于器件的当前状态,与
- 简述CPLD与FPGA的异同。
- 实体的端口模式用来说明数据、信号通过该端
- 根据已给出的二-十(BCD)进制优先权编