试题详情
- 简答题任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。
- 时钟
关注下方微信公众号，在线模考后查看
热门试题
- 表达式C<=A+B中，A、B、C的数据类
- 在VHDL的常用对象中，信号、（）可以被
- （）是一个具有九值逻辑的数据类型。
- 端口模式有哪几种？buffer类型与in
- 设D0为’1’，D1为’0’，D2为’1
- 进程设计要点是什么?
- 信号的代入通常用（），变量用（）。
- <=是小于等于关系运算符，又是（）操作符
- 8digital标识符合法吗？
- IF语句根据指定的条件来确定语句执行顺序
- 简述如何利用计数器精确控制时序。
- 试举出两种可编程逻辑器件（）、FPGA。
- 完成下图所示的触发器。
- VHDL语言中std_logic类型取值
- 赋值语句是（并行/串行）（）执行的，if
- 12_bit标识符合法吗？
- 结构体有三种描述方式，分别是（）、行为、
- VHDL程序的基本结构包括库、（）、实体
- 一个VHAL程序中仅能使用一个进程（pr
- 进程的敏感信号表具有什么作用？列出敏感信