试题详情
- 简答题在VHDL的常用对象中，信号、（）可以被多次赋予不同的值，常量只能在定义时赋值。
- 变量
关注下方微信公众号，在线模考后查看
热门试题
- 语句type wr is（wr0，wr1
- CONSTANT T2：std_logi
- 一个完整的VHDL语言程序通常包含（），
- 设D0为’1’，D1为’0’，D2为’1
- 进程必须位于（）内部，变量必须定义于（）
- 进程设计要点是什么?
- 定义一个变量a，数据类型为4位位向量（）
- CONSTANT T2：std_logi
- 在一个实体的端口方向说明时，输入使用in
- VHDL程序的基本结构包括库、（）、实体
- 简述信号与变量的区别。
- 结构体的描述方式有几种方式？各有什么特点
- 进程语句中，不管在何时，process语
- 早期的可编程逻辑器件包括（）。
- （）语句各条件间具有不同的优先级。
- VHDL可以采用层次化的设计，一个高层的
- VHDL语言的变量和信号有什么区别？
- 端口模式有哪几种？buffer类型与in
- signal标识符合法吗？
- 根据下表填写完成一个3-8线译码器的VH