试题详情
- 判断题CONSTANT T2:std_logic <= ’0’;
- 错误
关注下方微信公众号,在线模考后查看
热门试题
- 结构体的描述方式有几种方式?各有什么特点
- IF语句根据指定的条件来确定语句执行顺序
- 编写一个2输入与门的VHDL程序,请写出
- 根据已给出的全加器的VHDL程序,试写出
- 若某变量被定义为数值型变量,未赋初始值时
- 简述moore状态机和mealy状态机的
- 完成下图所示的触发器。
- 进程执行的机制是敏感信号()。
- 一个信号处于高阻(三态)时的值在VHDL
- 在结构体中定义一个全局变量(VARIAB
- 一个最简单的VHDL语言由哪几部分组成?
- 根据已给出的二-十(BCD)进制优先权编
- 请简述自上至下硬件电路设计方法的基本过程
- 并置运算符&的功能是()。
- 1_Digital标识符合法吗?否,/1
- 整型对象的范围约束通常用()关键词,位矢
- 请分别列举一个常用的库和程序包()、us
- VHDL可以采用层次化的设计,一个高层的
- VHDL语言数据对象有哪几种?
- VHDL程序的基本结构至少应包括实体、(