试题详情
- 判断题CONSTANT T2：std_logic <= ’0’;
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- （）状态机输出只依赖于器件的当前状态，与
- VHDL语言构造体的描述方式有哪几种？试
- 定义一个变量a，数据类型为4位位向量（）
- 实体的端口模式用来说明数据、信号通过该端
- 在结构体中定义一个全局变量（VARIAB
- VHDL语言的变量和信号有什么区别？
- 进程语句是设计人员描述结构体时使用最为频
- 试举出两种可编程逻辑器件（）、FPGA。
- VHDL程序一般包含几个组成部分？各部分
- 简述CPLD与FPGA的异同。
- 进程执行的机制是敏感信号（）。
- VHDL语言中std_logic类型取值
- 编写一个数值比较器VHDL程序的进程（不
- 早期的可编程逻辑器件包括（）。
- VHDL程序的基本结构包括库、（）、实体
- 设D0为’1’，D1为’0’，D2为’1
- 进程设计要点是什么?
- VHDL是否区分大小写？
- 请列出三个VHDL语言的数据类型，如实数
- 传统的系统硬件设计方法是采用自上而下（t