试题详情
- 简答题VHDL语言中std_logic类型取值（）表示高阻，取值‘X’表示不确定。
- ‘Z’
关注下方微信公众号，在线模考后查看
热门试题
- 三态门电原理图如右图所示，真值表如左图所
- 1_Digital标识符合法吗？否，/1
- 进程必须位于（）内部，变量必须定义于进程
- VHDL语言数据对象有哪几种？
- <=是小于等于关系运算符，又是（）操作符
- 用IF语句编写一个二选一电路，要求输入a
- 表示‘0’‘1’；两值逻辑的数据类型是b
- 一个VHAL程序中仅能使用一个进程（pr
- 整型对象的范围约束通常用（）关键词，位矢
- CONSTANT T2：std_logi
- 进程执行的机制是敏感信号（）。
- CONSTANT T2：std_logi
- 简述如何利用计数器精确控制时序。
- 一个完整的VHDL语言程序通常包含（），
- VHDL程序的基本结构至少应包括（）、结
- VHDL语言的预算操作包括了逻辑运算符、
- VHDL语言中std_logic类型取值
- 一个最简单的VHDL语言由哪几部分组成？
- signal标识符合法吗？
- VHDL的客体，或称数据对象包括了常数、