试题详情
- 简答题用逻辑代数的公理、定理和规则证明下列表达式：
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个加/减法器，该电路在M控制下进行
- PROM的或阵列（存储矩阵）是可编程阵列
- 在信号属性函数中，s’LAST_EVEN
- 分析图所示电路，写出输出Y的逻辑函数式并
- 欲使JK触发器按Qn+1
- 作出与如表所示状态表对应的状态图。
- 欲将容量为256*1的RAM扩展为102
- 断电后（）中的信息会丢失。
- EDA的发展通常可以分为哪三个阶段，各阶
- 按逻辑功能分类，触发器可分为（）、（）、
- 试比较C语言和VHDL语言的区别。
- 同步时序逻辑电路设计中，状态编码采用相邻
- 数据选择器和数据分配器的功能正好相反，互
- 简述PLD的涵义。
- 逻辑代数又称为（）代数。最基本的逻辑关系
- 函数式F=AB+BC+CD写成最小项之和
- 若用8位字长来表示，（-62）D的原码是
- CMOS三态门的输出有3种状态，分别是（
- 八路数据选择器，其地址输入端（选择控制段
- 用列表法化简逻辑函数