试题详情
- 简答题设计一个加/减法器，该电路在M控制下进行加、减运算。当M=0时，实现全加器功能；当M=1时，实现全减器功能。
关注下方微信公众号，在线模考后查看
热门试题
- 对下列逻辑函数的进行化简： （1）F（A
- ECL电路的特点是：（）、（），不适合用
- 试用真值表验证下列表达式：
- 试用一片八选一数据选择器及门电路实现下列
- 欲设计0，1，2，3，4，5，6，7这几
- PLD器件的基本结构组成有（）
- 四位电流型倒T型电阻网络D/A转换器如图
- 逻辑表达式是由（）所构成的式子。
- 组合逻辑电路在任意时刻的稳定输出信号取决
- 半导体数码（LED）显示器的工作电流大，
- 下述关于PROCESS语句特点的描述，哪
- 试说明条件信号赋值语句与IF语句的异同。
- 说明VHDL中信号、变量、常数的涵义。
- 请设计一个序列信号发生器，该电路能在时钟
- 用VHDL设计一个四位超前进位加法器。
- TTL型触发器的直接置0端Rd、置1端S
- 方波的占空比为0.5。
- 利用与非门实现下列函数，并画出逻辑图。
- 按计数进位制计数器可分为（）和（）两类。
- TTLOC门（集电极开路门）的输出端可以