试题详情
简答题简述在VHDL中时间的涵义和作用。
  • 时间是一个物理量数据。完整的时间量数据应包含整数和单位两部分，而且整数和单位之间至少应留有一个空格的位置。在包集合STANDARD中给出了时间的预定义，其单位为fs、ps、ns、μs、ms、sec、min、hr。在系统仿真时，时间数据非常有用，用其可以表示信号延时，从而使模型系统能更加逼近实际系统的运行环境，或模拟器件本身所具有的延时特性。

  • 关注下方微信公众号，在线模考后查看

热门试题