试题详情
多项选择题在VHDL语言中，描述时序电路程序的执行条件的时钟信号通常采用下述哪两种方式（）

A、敏感信号为时钟信号

B、用WAIT ON语句等待时钟

C、用IF条件语句判断

D、用WAIT FOR语句等待时间到

  • A,B

  • 关注下方微信公众号，在线模考后查看

热门试题