试题详情
- 简答题设计一个代码检测器，该电路从输入端x串行输入余3码（先低位后高位），当出现非法数字时，电路输出Z为1，否则输出为0。试作出Mealy型状态图。
关注下方微信公众号，在线模考后查看
热门试题
- 机器数与真值有何区别？
- 组合逻辑电路中的险象是由于（）引起的。
- 分析下图所示的逻辑电路，写出表达式并进行
- 设计一个代码检测器，该电路从输入端x串行
- 若要实现一个可暂停的一位二进制计数器，控
- 用卡诺图法求F1（
- 若逻辑方程AB=AC成立，则B=C成立。
- D/A转换器的位数越多，转换精度越高。
- 下列器件中是（）现场片。
- 一个基本RS触发器在正常工作时，不允许输
- FPGA是指（）可编程门阵列。
- 函数的反函数=（）
- 在组合逻辑电路中，由竞争产生的险象是一种
- 八路数据分配器，其地址输入（选择控制）端
- 分析电路，写出驱动方程并根据输入画出波形
- 同步RS触发器不能用作计数器。
- 分析图所示时序电路的逻辑功能。&ensp
- PROM的与陈列（地址译码器）是（）。
- 所有的半导体存储器在运行时都具有读和写的
- 常用的BCD码有（）、（）、（）、（）等