试题详情
- 单项选择题若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有（）条。
A、8
B、16
C、32
D、256
- C
关注下方微信公众号，在线模考后查看
热门试题
- 在举重比赛中，有三名裁判，其中包括一名主
- 设计一个组合电路，用来判断输入的四位84
- VHDL中存在两种延时类型：（）延时和（
- 对于T触发器，若原态Qn=0，欲使新态Q
- 将下列逻辑函数化简成最简与或表达式。
- 以下四种转换器，（）是A/D转换器且转换
- 试用3线-8线译码器74HC138和门电
- 为了将一个字节数据串行移位到移位寄存器中
- 图（a）所示为三态门组成的总线换向开关电
- 试述VHDL程序中实体和结构体的相互关系
- J-K触发器在CP时钟脉冲作用下，要使得
- 下述宏模块哪个不包括在MAXpluseI
- （8E.D）H =（）D
- Moore和Mealy型时序电路的本质区
- 判断下图电路是否存在竞争冒险。
- 试用二进制四位全加器74LS283实现一
- 触发器有两个稳定状态：Q=1称为&ldq
- 下列触发器中，克服了空翻现象的有（）
- 待编码信号数为个，输出代码位数为n位，它
- 对于TTL与非门闲置输入端的处理，可以（