试题详情
- 简答题试设计一个具有高电平使能控制的2线-4线译码器。
关注下方微信公众号，在线模考后查看
热门试题
- 在VHDL的运算符中，其优先级的排列顺序
- 用列表法化简逻辑函数
- 若JK触发器Q*=Q’，则输入（J，K）
- 时序逻辑电路和组合逻辑电路最显著的区别是
- 若两个函数具有相同的真值表，则两个逻辑函
- “0”的补码只有一种形式。
- 共阴LED数码管应与输出（）电平有效的译
- 机器数与真值有何区别？
- GAL是指（），ISP是指（）
- 由两个TTL或非门构成的基本RS触发器，
- 八进制（273）8
- 把一个五进制计数器与一个四进制计数器串联
- 时序逻辑电路的功能可用四种方法来表示：分
- 下述哪个模块不属于MAX7000A器件（
- 试用边沿JK触发器和门电路设计一个同步五
- 用8选1的数据选择器设计函数发生器电路，
- 下述针对实体的定义中，哪一个是正确的（）
- F=A+BC的最小项为（）
- 设计一个串行数据检测电路，当连续输入3个
- 试分析图所示电路的逻辑功能。列出状态转换