试题详情
- 简答题时序逻辑电路和组合逻辑电路最显著的区别是：（）
- 时序逻辑电路有记忆信息的能力而组合逻辑电路没有记忆信息的能力
关注下方微信公众号，在线模考后查看
热门试题
- 对于D触发器，欲使Qn+1=Qn，应使输
- 如图所示编译器编辑工具窗口，简述各模块的
- 用0011表示十进制数2，则此码为（）。
- 在一个8位的存储单元中，能够存储的最大无
- 将一个时间上连续变化的模拟量转换为时间上
- 十进制数（9）10
- 分析图中时序逻辑电路，要求： （1）指出
- 我们一般将竞争分为（）两种。
- 74LS147是二-十进制优先级编码器，
- 常见的化简方法有（）三种。
- 要使异或门输出为0，必须令两个输入（）
- 简述CPLD/FPGA的原理、特点与应用
- 设计一个检测电路，检测4位二进制码中1的
- 主从触发器的触发方式是（）
- 在同一逻辑问题中，下标相同的最小项和最大
- 已知某电路的真值表如下，该电路的逻辑表达
- 图所示是一个由两台水泵向水池供水的系统。
- 将基本RS触发器的S和Q、R和Q端相连成
- 分析下图电路功能。
- 时序逻辑电路研究的重点是（）