试题详情
- 简答题试根据表的功能表，用逻辑门设计一个数据分配器。A1、A0为地址输入，D为数据输入，W3、W2、W1、W0为数据输出。数据分配器的功能正好与数据选择器相反，是按照所给的地址把一个输入数据从N个输出通路中选择一个输出，如图所示。
关注下方微信公众号，在线模考后查看
热门试题
- 同步时序电路具有统一的时钟CLK控制。
- 如下图所示，主从结构的JK触发器中，已知
- 用卡诺图法求F1（
- RAM的优点是（）、（）；缺点是（），它
- 电路中可以实现“线与”功能的有（）
- 计数器的功能是（），它是用电路的（）来表
- 设计1110序列检测器的状态转换图，并求
- 时序逻辑电路的特点是某一时刻的（）状态不
- （）是构成时序逻辑电路的基本单元，其特点
- 格雷码属于有权码。
- 在数字逻辑电路设计中常见的时钟信号为（）
- 写出T触发器的特征方程（）
- 具有“置0”“置1“保持”和“计数翻转”
- 说明实体的端口方向说明中，OUT和BUF
- 在下述不同后缀的文件中，哪种是原理图输入
- 由与非门构成的某议案表决电路如下图所示，
- 代数法化简主要有哪些步骤？
- 化简多输出函数的关键是（）
- 若则可完成（）触发器的逻辑功能。
- 在图（a）所示的D触发器电路中，若输入端