试题详情
- 单项选择题对于JK触发器,若J=K,则可完成()触发器的逻辑功能。
A、RS
B、D
C、T
D、Tˊ
- C
关注下方微信公众号,在线模考后查看
热门试题
- 设计一个“逻辑不一致”电路,要求4个输入
- 如下图所示,是用COMS边沿触发器和或非
- 逻辑变量的取值,1比0大。
- 在同步时序电路的设计中,若最简状态表中的
- ISP技术的特点是()。
- TTL电路在正逻辑系统中,以下各种输入中
- 若两个函数具有不同的逻辑函数式,则两个逻
- 时序电路的输出变化不仅输入()有关,而且
- 电路如图所示为一个防抖动开关电路。当波动
- 按功能的不同,译码器可分为:()、()
- 画出逻辑函数L(A,B,C)=(A+B)
- 用元件例化的方式设计一个三输入与门?
- 同步时序电路设计中,状态编码采用相邻编码
- 液晶显示器可以在完全黑暗的工作环境中使用
- 已知全加器真值表和74LS138译码器如
- 说明下述编程器窗口是针对哪一类器件进行编
- 指出下列电路中能够把串行数据变成并行数据
- 布尔代数中有三种最基本运算:()、()和
- 试用VHDL设计一个半加器,要求采用布尔
- 下列时序电路的状态图中,具有自启动功能的