试题详情
- 判断题最小项ABCD的相邻最小项共有16个。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- 时序逻辑电路按其状态改变是否受统一时种信
- 计数器的模是指构成计数器的触发器的个数。
- 设计一个串行数据检测电路，当连续输入3个
- 设触发器初始状态为1状态，试画出输出端Q
- 电路如图所示，请写出Y的逻辑函数式，列出
- FLEX10K器件中的FastTrack
- MAXplusII软件编译器的工作对象是
- 下图中设初态试分析该电路。
- Mealy型时序电路的输出只与当前的外部
- 电平异步时序逻辑电路不允许两个或两个以上
- 十进制数（0.7875）10<
- 分析如图所示电路的逻辑功能。
- 在ispLSI器件中，GRP是指（）。
- 组合逻辑电路在任意时刻的稳定输出信号取决
- 设计一个电路实现下图时序图所示的逻辑功能
- 分析下述程序，选择正确的运行结果（）
- 共阴LED数码管应与输出（）电平有效的译
- 数字电路按照是否有记忆功能通常可分为两类
- 在VHDL语言中，描述时序电路程序的执行
- 逻辑代数与普通代数有何异同？