试题详情
- 单项选择题在同步方式下，JK触发器的现态
则应使（） 
A、A
B、B
C、C
D、D
- C
关注下方微信公众号，在线模考后查看
热门试题
- 试分析下图所示传输门构成的电路，写出其逻
- 用3线——8线译
- 已知基本RS触发器逻辑图如下，试填其功能
- 用代数法求的最简与或式。
- 利用反馈归零法获得N进制计数器时，若为异
- 用VHDL设计一个四位超前进位加法器。
- 对逻辑函数利用代入规则，令A=BC代入，
- 简述8位模型计算机基本结构与原理。
- 用与非门设计四变量多数表决电路。当输入变
- PLD器件的主要优点有（）
- 三态门输出高阻状态时，（）是正确的说法。
- 用D触发器构成按循环码（000→001→
- 在信号属性函数中，s’LAST_EVEN
- 如下图所示，主从结构的JK触发器中，已知
- 用3线-8线译码器74HC138和门电路
- 下述根据VHDL进行的I/O名称定义中，
- 用一片3入8出译码器和必要的逻辑门实现下
- 8位移位寄存器，串行输入时经（）个脉冲后
- 设计一个“四舍五入”电路。该电路输入为1
- 在图（a）所示的D触发器电路中，若输入端