试题详情
- 多项选择题脉冲异步时序逻辑电路的输入信号可以是（）
A、模拟信号
B、电平信号
C、脉冲信号
D、时钟脉冲信号
- C,D
关注下方微信公众号，在线模考后查看
热门试题
- 下述哪个模块不属于MAX7000A器件（
- 试用VHDL设计一个4位二进制可逆计数器
- 设计一个全减器电路，要求写出真值表、表达
- PAL的与阵列（）编程，或阵列（）编程。
- 二进制数1101.1011转换为八进制为
- 寻址容量为16K*8的RAM需要（）根地
- 由与非门组成的基本RS触发器，不允许输入
- 用n个触发器构成计数器，可得到最大计数摸
- 组合逻辑电路研究的重点是（）
- 一个门电路的输出端所能连接的下一级门电路
- 在VHDL的运算操作符中，NOT的优先级
- 对于两输入的或非门而言，只有当为（）时输
- （110011010）2 =（）16 =
- 寄存器存储输入二进制数码或信息时，是按寄
- 简述使用QuartusII软件进行FPG
- 说明信号值代入和变量值代入在操作过程上的
- 一个具有n个触发器的机器中，状态的总数为
- 根据表所示的功能表设计一个函数发生器电路
- 说明实体的端口方向说明中，OUT和BUF
- 一个逻辑函数可由图形中若干方格构成的区域