试题详情
- 简答题组合逻辑电路的特点是任意时刻的（）状态仅取决于该时刻的（）状态，而与信号作用前电路的状态（）
- 输出；输入；无关
关注下方微信公众号，在线模考后查看
热门试题
- 欲使D触发器按Qn+1
- 只可进行一次编程的可编程器件有（）
- 设计一个以10为模的补码产生器。N为0-
- 用时序FPLA设计一个循环码十进制计数器
- （）的8421码为01001001011
- 什么是逻辑图？试述由逻辑函数画出逻辑图的
- 比较PAL、GAL、CPLD及FPGA可
- 指出下列电路中能够把串行数据变成并行数据
- TTL 逻辑门电路不可以直连
- 若ADC输入的模拟电压不大于5V，则基准
- 下列各函数等式中无冒险现象的函数式有（）
- 机器数与真值有何区别？
- 下述哪个模块不属于FLEX10K器件（）
- 半加器是指两个（）相加。
- D/A转换器的位数越多，转换精度越高。
- 普通门电路的输出端不能直接相连。
- 若要实现一个可暂停的一位二进制计数器，控
- 一个完整的VHDL语言程序通常包括：（）
- 对于两输入的或非门而言，只有当为（）时输
- 存储12位二进制信息需要（）个触发器。