试题详情
- 单项选择题欲使D触发器按Qn+1=Q’n工作，应使输入D=（）。
A、0
B、1
C、Q
D、Q’
- D
关注下方微信公众号，在线模考后查看
热门试题
- 一个由n变量构成的最小项有（）个相邻最小
- 当传输门的端接（）C端接（）时，传输门相
- 若逻辑函数则F和G相与的结果为（）
- 请写出一个函数等式中无冒险现象的。
- 用2片容量为16K×8的RAM构成容量为
- 若两个函数具有相同的真值表，则两个逻辑函
- 与十进制数（53.5）2
- 逻辑函数两次求反则还原，逻辑函数的对偶式
- 一个N位逐次逼近型ADC完成一次转换要进
- 试画出实现如下功能的CMOS电路图。
- MAXpluseII的时序电路宏模块中包
- 已知计数器的输出端Q2
- 要使异或门输出为0，必须令两个输入（）
- FPGA是指（）可编程门阵列。
- 全加器是一种实现两个一位二进制数以及来自
- CMOS逻辑门电路可以直连TTL负载。
- 判断下图电路是否存在竞争冒险。
- 由与非门构成的基本RS触发器，当RD=1
- 寄存器按照功能不同可分为两类：（）寄存器
- 进行逻辑设计时，采用PLD器件比采用通用