试题详情
- 单项选择题PROM的与阵列(地址译码器)是()
A、全译码可编程阵列
B、全译码不可编程阵列
C、非全译码可编程阵列
D、非全译码不可编程阵列
- B
关注下方微信公众号,在线模考后查看
热门试题
- 如果A,B中只要有一个为1,则F为l;仅
- 试用逻辑门设计一个带控制端的半加/半减器
- 数据选择器可以作为函数发生器使用,四选一
- (110011010)2 =()16 =
- 用VHDL设计一个模为12的加法计数器,
- 欲实现多个三变量的组合逻辑函数,可选用(
- 分析下图时序电路的逻辑功能,写出电路的驱
- 如图所示的各TTL门电路,关门电阻R
- 一个四输入或非门,使其输出为1的输入变量
- 分析下图给定的组合逻辑电路,写出输出P<
- 试画出实现如下功能的CMOS电路图。
- 为什么TTL集成逻辑电路的输入端悬空相当
- 已知基本RS触发器逻辑图如下,试填其功能
- 用一片3入8出译码器和必要的逻辑门实现下
- CMOS电路的动态功耗正比于()、()
- 下述哪个系列器件不属于简单PLD()
- 试用3线-8线译码器74HC138和门电
- OC门称为()门,多个OC门输出端并联到
- 已知[N]补=1.
- 欲使JK触发器按Qn+1