试题详情
- 简答题简述VHDL程序的基本结构。
-
库 library ieee;
程序包 use ieee std_logic_1164.all;
实体 entity
实体名 is
结构体 architecture
结构体名 of
配置 关注下方微信公众号,在线模考后查看
热门试题
- 在VHDL的常用对象中,信号、()可以被
- signal标识符合法吗?
- 编写一个2输入与门的VHDL程序,请写出
- 一个完整的VHDL语言程序通常包含(),
- VHDL语言与计算机C语言的没有差别。
- 并置运算符&的功能是()。
- 在结构体中定义一个全局变量(VARIAB
- 整型对象的范围约束通常用()关键词,位矢
- ()状态机输出只依赖于器件的当前状态,与
- VHDL程序的基本结构至少应包括实体、(
- 结构体有三种描述方式,分别是()、行为、
- 判断CLK信号上升沿到达的语句是().
- 12_bit标识符合法吗?
- 进程必须位于()内部,变量必须定义于()
- 进程语句是设计人员描述结构体时使用最为频
- 简述VHDL语言与计算机语言的差别。
- 用IF语句编写一个四选一电路,要求输入d
- VHDL可以采用层次化的设计,一个高层的
- 编写一个4位加法计数器VHDL程序的进程
- 请列举三种可编程逻辑器件:EEPROM、