试题详情
- 简答题编写一个4位加法计数器VHDL程序的进程（不必写整个结构框架），要求复位信号reset低电平时计数器清零，变高后，在上升沿开始工作；输入时钟信号为clk，输出为q。
-
关注下方微信公众号，在线模考后查看
热门试题
- 根据已给出的全加器的VHDL程序，试写出
- 定义一个变量a，数据类型为4位位向量（）
- 一个完整的VHDL语言程序通常包含（），
- VHDL可以采用层次化的设计，一个高层的
- 在VHDL的常用对象中，信号、（）可以被
- VHDL语言构造体的描述方式有哪几种？试
- /=是（）操作符，功能是在条件判断是判断
- 简述VHDL程序的基本结构。
- （）状态机输出只依赖于器件的当前状态，与
- 在结构体中定义一个全局变量（VARIAB
- 一个VHAL程序中仅能使用一个进程（pr
- Moore状态机输出只是状态机当前状态的
- VHDL程序的基本结构包括库、（）、实体
- 表达式C<=A+B中，A、B、C的数据类
- 进程语句中，不管在何时，process语
- 简述CPLD与FPGA的异同。
- 简述moore状态机和mealy状态机的
- 语句type wr is（wr0，wr1
- <=是小于等于关系运算符，又是（）操作符
- 进程语句是设计人员描述结构体时使用最为频