试题详情
- 单项选择题在下列触发器中，有约束条件的是（）
A、主从JK F/F
B、主从D F/F
C、同步RS F/F（时钟脉冲）
D、边沿D F/F
- C
关注下方微信公众号，在线模考后查看
热门试题
- 用FPLA实现多输出函数，画出阵列图。
- 异步时序电路没有统一的时钟脉冲控制。
- 分析下图所示的逻辑电路图，说明该电路的逻
- 设计一个以10为模的补码产生器。N为0-
- 逻辑函数的常用表示方法有（）、（）、（）
- 电路如图（a）、（b）、（c）、（d）所
- 试用二进制四位全加器74LS283实现一
- 若则可完成（）触发器的逻辑功能。
- 已知某同步时序电路的激励函数和输出函数表
- 如下图所示，主从JK触发器电路中，CP和
- 在信号属性函数中，s’ACTIVE——如
- 用代数法证明等式
- 时序逻辑电路中的存储电路受时钟控制的（）
- 设计一个组合电路，该电路输入端接收两个2
- 指出下列电路中能够把串行数据变成并行数据
- 由与非门构成的某议案表决电路如下图所示，
- 一个无符号8位数字量输入的DAC，其分辨
- 动态存储单元为不丢失信息，必须（）
- 设计一个能对两个二进制数X2<
- 异步时序电路的各级触发器类型不同。