试题详情
- 单项选择题Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）
A、supply
B、strong
C、pull
D、weak
- B
关注下方微信公众号，在线模考后查看
热门试题
- 块语句有两种，一种是begin-end语
- 目前国际上较大的PLD器件制造公司有（）
- 用阻塞赋值方式编程实现二选一功能。
- 下面是通过case语句实现四选一电路部分
- 简述FPGA与CPLD两种器件应用特点。
- 子系统设计优化，主要考虑提高资源利用率
- 编程实现求补码的程序，输入是带符号的8位
- 下列描述中采用时钟正沿触发且reset异
- 完整的条件语句将产生（）电路，不完整的条
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 程序注解，并说明整个程序完成的功能。
- Verilog语言规定了逻辑电路中信号的
- 进程语句的启动条件是怎样？
- 在case语句中至少要有一条（）语句
- 有限状态机分为（）和Mealy两种类型。
- Verilog连线类型的驱动强度说明被省
- 一个大型的组合电路总延时为100ns，采
- 随着EDA技术的不断完善与成熟，自顶向下
- 根据调用子模块的不同抽象级别，模块的结构
- 编程实现带同步清0、同步置1的D触发器。