试题详情
- 简答题在case语句中至少要有一条（）语句
- default
关注下方微信公众号，在线模考后查看
热门试题
- 试使用 Verilog HDL 设计一
- 大型数字逻辑电路设计采用的IP核有软IP
- 关于过程块以及过程赋值描述中，下列正确的
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 设计一个带有异步复位控制端和时钟使能控制
- 简述FPGA与CPLD两种器件应用特点。
- 简述Verilog HDL编程语言中函数
- 关于函数的描述下列说法不正确的是（）
- 试用verilog语言产生如下图所示的测
- 编程实现带同步清0、同步置1的D触发器。
- 编程实现一个并行加载串行输出的程序，输入
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 基于EDA软件的FPGA/CPLD设计
- 在进程中只有当敏感信号是沿触发（即上升沿
- 根据下面的程序，画出产生的信号波形。
- EDA缩写的含义为（）
- FPGA
- 请根据以下两条语句的执行，最后变量A中
- 编写一个带异步清零、异步置位的D触发器。
- Verilog的基本设计单元是模块。它是