试题详情
- 简答题FPGA
- 现场可编程门阵列
关注下方微信公众号，在线模考后查看
热门试题
- 大型数字逻辑电路设计采用的IP核有软IP
- IP
- 在verilog语言中，a=4b’101
- 在case语句中至少要有一条（）语句
- 下列描述中采用时钟正沿触发且reset异
- 子系统设计优化，主要考虑提高资源利用率
- 用EDA技术进行电子系统设计的目标是最终
- 有限状态机分为（）和Mealy两种类型。
- Verilog语言与C语言的区别，不正确
- Verilog HDL语言进行电路设计方
- 简述有限状态机FSM分为哪两类？有何区别
- P，Q，R都是4bit的输入矢量，下面哪
- 在Verilog语言中什么情况下必需使用
- 块语句有两种，一种是begin-end语
- 设计一个带有异步复位控制端和时钟使能控制
- 编写一个带异步清零、异步置位的D触发器。
- 根据调用子模块的不同抽象级别，模块的结构
- IEEE 标准的硬件描述语言是 （）和
- 编程实现带同步清0、同步置1的D触发器。
- 元件实例语句“notif1#（1：3：4