试题详情
- 简答题大型数字逻辑电路设计采用的IP核有软IP、（）和硬IP。
- 固IP
关注下方微信公众号，在线模考后查看
热门试题
- SOPC
- EDA
- 请根据以下两条语句的执行，最后变量A中
- 随着EDA技术的不断完善与成熟，（）的设
- 下列描述代码可综合的是（）
- RTL
- 基于EDA软件的FPGA/CPLD设计
- 关于过程块以及过程赋值描述中，下列正确的
- 在case语句中至少要有一条（）语句
- 已知x=4’b1001,y=4’0110
- inout端口可以定义成下列哪种数据类型
- CPLD
- 进程语句的启动条件是怎样？
- 在高速系统设计中，下列哪种优化方案的目的
- Verilog HDL中任务可以调用其他
- 简述FPGA与CPLD两种器件应用特点。
- 编程实现一个并行加载串行输出的程序，输入
- Verilog语言与C语言的区别，不正确
- 简述有限状态机FSM分为哪两类？有何区别
- Verilog的基本设计单元是模块。它是