试题详情
- 简答题RTL
- 寄存器传输级
关注下方微信公众号，在线模考后查看
热门试题
- 完整的条件语句将产生（）电路，不完整的条
- 一个大型的组合电路总延时为100ns，采
- 根据下面的程序，画出产生的信号波形。
- inout端口可以定义成下列哪种数据类型
- 试使用 Verilog HDL 设计一
- 大型数字逻辑电路设计采用的IP核有软IP
- 试设计一个 3/8 译码器，规定模块定义
- 基于EDA软件的FPGA/CPLD设计
- 下列描述代码可综合的是（）
- 在进程中只有当敏感信号是沿触发（即上升沿
- 试用verilog语言描述：图示为一个4
- 在高速系统设计中，下列哪种优化方案的目的
- 已知x=4’b1001,y=4’0110
- Verilog的基本设计单元是模块。它是
- 系统函数和任务函数的首字符标志为（），预
- 有限状态机分为（）和Mealy两种类型。
- 简述基于数字系统设计流程包括哪些步骤？
- ISP
- Reg型和wire型信号有什么本质的区别
- 怎样理解在进程语句中，阻塞语句没有延迟这